本文主要介绍晶体管的发明者是谁(详述晶体管的发明、诞生和发展过程)，下面一起看看晶体管的发明者是谁(详述晶体管的发明、诞生和发展过程)相关资讯。
得益于晶体管的出现，电子产品的繁荣才有了现在。因此，晶体管也被称为20世纪最伟大的发明，它的出现为集成电路、微处理器和计算机存储器的生产奠定了基础。经过几十年的发展，晶体管自诞生以来也发生了翻天覆地的变化。
晶体管的诞生
在晶体管诞生之前，电信号的放大主要是通过真空管。但由于真空管制造难度大、体积大、能耗高、使用寿命短，业界开始期待电子管替代品的出现。1945年秋，贝尔实验室正式成立了以肖克利为首，包括布拉顿和巴丁在内的半导体研究小组，开始研究几种新材料，包括硅和锗。
1947年，贝尔实验室发表了第一个由锗半导体制成的点接触晶体管。但由于点接触晶体管的性能不佳，在点接触晶体管发明一个月后，肖克利提出了一种制作pn结的结型晶体管的方法，这种晶体管被称为双极晶体管。当时巴丁和布拉顿主要发明了半导体三极管；肖克利发明了pn二极管，他们因对半导体和晶体管效应的研究获得了1956年诺贝尔物理学奖。
在大多数应用中，晶体管可以取代真空管，因为它有以下优点:
没有加热阴极造成的能量损失，应用真空管时产生的橙光是加热造成的，有点类似于传统的灯泡。
体积小、重量轻，从而有助于电子设备的小型化。
工作电压低，可以用电池供电。
通电后即可使用，无需加热阴极所需的预热时间。
可以通过半导体技术大规模生产。
放大倍数很大。
平面晶体管
平面技术是20世纪60年代发展起来的非常重要的半导体技术。该工艺是通过氧化、光刻、扩散和离子注入等一系列工艺在si半导体芯片上制作晶体管和集成电路。所有用所谓平面工艺制造的晶体管都称为平面晶体管。
平面晶体管的基区一般采用杂质扩散技术制作，因此杂质浓度分布不均匀(表面高内部低)，会产生漂移电场，加速注入基区的少数载流子的移动。因此平面晶体管通常也是所谓漂移晶体管。这种晶体管的性能比均匀基极晶体管好得多。
业界有两种不同的传统平面晶体管技术流派。一种称为传统的体硅技术，另一种是相对较新的绝缘体上硅(soi)技术。平面体cmos和fdsoi曾经在22nm节点处相互面对。其中，体cmos是最著名的，也是成本最低的选项，因此多年来一直是芯片行业的支柱。但是随着科技的进步，bulk cmos晶体管容易出现一种叫做随机掺杂波动的现象。因此，体cmos晶体管可能表现出与其标称特性不同的性能，并且还可能产生阈值电压的随机差异。解决这个问题的一种方法是切换到完全耗尽型晶体管，如fdsoi或finfet。
体cmos和fdsoi的区别在于，后者在硅衬底的顶部增加了一层掩埋氧化物(box)，而box则覆盖了一层相对较薄的硅层。该层将晶体管与衬底隔离，从而阻止器件中的泄漏。英特尔是体硅技术的坚定支持者，而ibm/amd是soi技术的绝对守护者。
finfet晶体管
平面晶体管在很长一段时间内主导了整个半导体行业。但是随着尺寸变小，传统的平面晶体管出现短沟道效应，特别是漏电流，使得元件消耗功率。特别是当晶体管的尺寸缩小到25nm以下时，传统的平面场效应晶体管的尺寸无法缩小。在这种情况下，finfet出现了。finfet又叫鳍式场效应晶体管，是一种三维场效应晶体管。finfet的主要目的是使场效应管三维化。
第一种finfet晶体管叫做 耗尽型贫沟道晶体管 or 达美航空公司晶体管，1989年由日立中央研究实验室的久本迪夫、加贺彻、川本长谷川义史和武田荣治首次在日本制造。然而，目前使用的finfet晶体管是由加州大学伯克利分校的胡正明教授基于delta技术发明的多栅极晶体管。
多栅晶体管的载流子沟道由接触每个平面的栅极控制。因此，它提供了一种更好的控制漏电流的方法。因为多栅晶体管具有更高的固有增益和更低的沟道调制效应，所以它们也可以在模拟电路中提供更好的性能。这可以降低功耗并提高芯片性能。三维设计还可以提高晶体管密度，进而发展需要高密度晶体管的mems领域。
与平面cmos技术相比，finfet器件具有明显更快的开关时间和更高的电流密度。finfet是非平面晶体管或 3d 晶体管。它是现代纳米电子半导体器件制造的基础。
2011年，英特尔将其用于22nm工艺的生产，并正式商用。从2014年开始，14nm(或16nm)的主要代工厂(tsmc、三星、globalfoundries)都采用了finfet设计。在之后的发展过程中，finfet也成为了14 nm、10 nm、7 nm工艺节点的主要栅极设计。
gaa晶体管
但是当高级工艺已经到了7nm阶段，在试图继续向下发展的过程中，发现finfet似乎已经无法满足更高级的工艺节点。因此，在2006年，来自韩国科学技术研究院(kaist)和国家纳米晶片中心的韩国研究人员团队开发了一种基于通用栅极(gaa)finfet技术的晶体管。三星曾表示，gaa技术将用于3nm工艺。
gaa通用栅和finfet的区别在于gaa设计在沟道的四边周围有栅，从而保证了漏电压的降低，提高了对沟道的控制。这是减少流程节点的基本步骤。使用更高效的晶体管设计和更小的节点尺寸可以实现比5nm finfet工艺更好的能耗比。
gaa技术作为预研技术，有自己的方案。例如，ibm提供了一种称为硅fet(纳米线fet)的技术，实现了30nm的纳米线间距和60nm的按比例缩小的栅极间距。该器件的有效纳米线尺寸为12.8nm，此外，新加坡国立大学也推出了自己的线宽为3.5nm的纳米线pfet，使用相变材料ge2sb2te5作为线性应力源。
据韩国媒体business korea报道，三星电子已经成功攻克了3nm和1nm工艺中使用的gaa (gateallaround)技术，正式向3nm工艺迈出了重要一步。预计2022年开始量产。
标签
从平面晶体管到gaa晶体管，代工的研发投入越来越高。在这个过程中，辛格和umc先后放弃了14纳米以下先进工艺的研究。英特尔虽然公布了7nm计划，但很长一段时间都停留在10nm工艺节点。三星在7纳米节点上也落后于tsmc的发展。在这种情况下，tsmc几乎拿走了市场上所有的7nm业务。
但是，先进的技术不会因为玩家少了而停滞不前。根据三星早期公布的gaa晶体管的近况，势必会在3nm节点上与tsmc一争高下。另一方面，tsmc没有新的锏，除了它将采用euv平版印刷术。在3nm节点，新晶体管会改变现有代工厂的市场地位吗？晶体管未来会发生什么变化，值得我们共同期待。
了解更多晶体管的发明者是谁(详述晶体管的发明、诞生和发展过程)相关内容请关注本站点。