摘要：本文所要设计的驱动电路是机载ccd相机上的前端驱动电路。机载ccd相机能够将拍摄的图像以数字的形式采集、存储和传输，并与地面实现实时通信，因此可以很好地克服传统光学相机的缺点。本文采用ccd的数字集成芯片和单片机进行设计来实现ccd驱动电路。它的优点是结构设计简单、设计周期短、电路可靠性强。而高速时序脉冲产生芯片的运用又克服了单片机晶振频率低的限制，因此足以满足高速大面阵ccd的驱动时序要求。
本文所要设计的驱动电路是机载ccd相机上的前端驱动电路。机载ccd相机能够将拍摄的图像以数字的形式采集、存储和传输，并与地面实现实时通信，因此可以很好地克服传统光学相机的缺点。随着ccd器件的快速发展，ccd驱动时序的产生有很多种方法，比如可以采用数字集成电路、单片机、eprom器件或可编程逻辑器件等来实现。本文采用ccd的数字集成芯片和单片机进行设计来实现ccd驱动电路。它的优点是结构设计简单、设计周期短、电路可靠性强。而高速时序脉冲产生芯片的运用又克服了单片机晶振频率低的限制，因此足以满足高速大面阵ccd的驱动时序要求。
1、系统总体结构
ccd驱动电路系统框图如图1所示，它以微控制器p89lpc932作为系统总的控制单元，在其控制下，saa8103与tda9991共同为ccd芯片ftf4027m提供所需的驱动脉冲和偏置电压，协调整个相机同步工作。ccd输出的信号是带有固定图像噪声和暗电流的模
拟信号，需要运用光学黑补偿箝位电路并通过相关双采样去除噪声干扰，然后进行可在控增益放大和模/数转换，这些工作由ccd的模拟处理芯片tda9965来完成。输出的12位数字信号送给dsp以便进行进一步的数字图像处理。
2、ftf4027m的内部结构及驱动时序分析
ftf4027m是一款1100万像素（4008×2672）的超大分辨率全帧ccd图像传感器。其内部结构如图2所示。该款芯片在结构上分为三部分，中间zui大的区域为光敏区，即光积分区域;上下两部分为两个输出寄存器，将光积分生成的电荷水平转移到四个角的输出放大器，输出放大器将光生电荷形成的电压信号放大并转移出ccd。该款芯片的zui大特点是将光敏区生成的图像分成w、x、y、z四个对称的角限，每个象限的电荷可以以不同的方向转移，通过四个输出端同时输出，有效地增加了帧速率，单端输出的帧速率为2帧/秒，而四端同时输出就可以达到7.5帧/秒。在本应用中，单端输出就可以满足系统设计要求，因此采用单端输出方式，电荷转移方向如图中虚线所示，a1、a2、a3、a4为垂直驱动时钟信号，c1、c2、c3为水平移动时钟信号。
ccd的帧转移时序图如图3所示。ssc为系统内部基准时钟信号，用于校准整个ccd的时序;cr（chargereset）为ccd的电荷复位信号，相当于电子块门信号;trig-in是ccd的外部触发信号，用于控制ccd光积分的起始和结束;va-high是控制四相a时钟的高低电平转换的信号;tg是光敏区与输出寄存器之间的隔栅，tg信号的相位和频率与a1*一致。整个帧时序分为三个阶段，这三个阶段是循环进行的。把空闲模式阶段定义为*阶段，在ccd空闲模式下，a时钟信号全部保持低电平。空闲模式后，ccd开始进入第二阶段，即光积分阶段，a1继续保持低电平，a2、a3、a4上升为高电平。因为ccd中的每个像素都可以看作是由四个栅极（每个栅极上连接一相时钟信号）“覆盖”的，而且像素之间必须分离开，水平方向上可以通过沟道隔离像素。为了将像素与像素在垂直方向上隔离开，必须将四个栅极中的某一个栅极电压变为0。
在本应用中，将a1保持低电平以起到像素隔离的作用而光生电荷则在保持高电平的a2、a3、a4的栅极下积聚起来，形成信号电荷包。光积分结束后进入第三阶段，即帧转移阶段，而帧转移又可以看成是垂直行转移和水平像素转移交替进行的，它们之间的交换转换是通过ssc电平的高低转换实现的。在ssc保持高电平时，光敏区里已经生成的光电荷在四相a时钟信号的驱动下逐行地向下转移到输出寄存器的。如图4所示，每转移完一行，ssc变为低电平，则输出寄存器就在三相c时钟信号的驱动下将这一行逐个像素地向输出放大器转移。输出放大器内有一个浮置扩散电容fd（floatingdiffusioncapacitance）,它可以将接收到的电荷包转换为电压信号。
rg（resetgate）是通过复位管对fd进行复位的信号，复位后fd可以接收下一个电荷包。sg（summinggate）是在输出栅og之前的zui后一个栅，sg信号和rg信号的相位与c3信号的相位相同。一行电荷包经过输出放大器的转换和放大后以电压信号的形式从ccd输出，接下来再进行下一行的垂直行转移和水平像素转移输出，直到光敏面上的所有2684行电荷包输出完毕为止。由此可见，整个一帧图像是在a时钟信号和c时钟信号的交替驱动下从ccd输出而完成帧转移的。
3、系统设计
由于本系统中采用的芯片都是ccd的芯片，因此硬件电路设计相对简单一些，主要工作是软件设计。本系统内部的微控制单元为p89lpc932型单片机，它是一款高性能、低功耗、高速度的小封装微控制器，内带i2c控制器。saa8103也是一个i2c器件，内部有一个寄存器，专门用来保存设定的ccd驱动脉冲和偏置电压的工作参数烧写到单片机的flash程序存储器中，然后将这些参数在系
统上电后通过i2c总线传输到saa8103的
寄存器内，再通过三线串行总线为tda9965和tda9991进行设定和控制，从而让ccd在*的状态下与后续图像处理和图像传输单元协调工作。
3.1ccd所需的一些偏置电压
①vns：加到ccd的n型基底上的电压，电压范围从22v到28v，主要用于控制ccd的高光行为（antiblooming抗晕）。为了实现电荷复位功能，cr脉冲必须加到vns上，这个电荷复位脉冲的主要功能是将ccd上已经积累好的光生电荷全部移除，这在ccd新的光积分循环开始时是必须的。
②sfd：加到ccd的输出放大器上的直流电压。
③rd：加到复位管（resetfet）上的直流电压。
④og：连接sg和浮置扩散电容的输出栅上所加的电压。
⑤vps：加到p掺杂基底上的电压。
3.2ccd所需的驱动时序的设置
3.2.1快门及光积分的控制时序
本款ccd属于全帧ccd，光敏面占ccd面积的大部分，为了得到的无污染点图像，必须加上机械快门。如图3所示，机械快门的开启由trig-in信号完成。当trig-in信号的上升沿到来时，触发快门使之进行开启动作，ccd准备进行光积分。在trig-in信号上升沿之后，当基准时钟信号ssc的*个上升沿到来时产生一个脉冲信号cr，用于对ccd进行初始化，cr脉冲宽度等于ssc的一个周期，为190.6μs。在ssc的下一个上升沿到来时，产生cr下降沿，这时快门*打开，ccd正式进入光积分阶段。当trig-in信号的下降沿到来时，ccd光积分结束，同时触发机械快门使之进行关闭动作，在一个ssc周期的时间之后，快门完成关闭，然后再在ssc的上升沿到来的开始进行帧转移。因此机械快门的开启和关闭的动作总是落后于控制信号，这样就避免了在快门打开阶段就进行光积分，导致有用信号的丢失，也避免了因快门未*关闭就开始进行帧转移而引起的图像噪声干扰。通过设置cr信号下降沿到trig-in下降沿这段时间来控制光积分，也就控制了水平常说的电子快门速度。
3.2.2垂直行转移的驱动时序
该时序涉及a1、a2、a3、a4、tg，其频率都为50khz。ssc上升沿到来时标志着一次水平像素转移的结束和一次垂直行转移的开始，可通过控制四相a时钟信号的高低电平转换来完成。四相a时钟信号要满足严格的交迭原理，占空比为5：8，即五个单元的高电平和三个单元的低电平，所以相邻时钟信号之间的延迟为二个单元。a时钟信号的高电平有两个水平，分别用于ccd的不同工作状态，垂直转移状态的高电平要保持在14v，而光积分和保持状态高电平要保持在10v。tda9991中集成了一个电平控制单元，可以完成对a时钟信号的电平控制。而在电平像素转换期间，a1必须继续保持低电平，a2、a3、a4保持高电平，从而保证光敏面中的未输出信号继续保持在a2、a3、a4电极之下。
3.2.3水平像素转移的驱动时序
该时序涉及c1、c2、c3、rg、sg，其频率都为25mhz。ssc下降沿到来时标志着一次垂直行转移的结束和一次水平像素转移的开始，转移原理和行转移原理一样，三相c时钟信号要严格满足三相交迭原理，占空比为3：6，也就是高低电平保持时间一样。在电荷由光敏区向输出寄存器转移的过程中（见图4），在ssc下降沿到来之前，c3应该保持低电平，使像素在输出寄存器的隔离开来，而c1和c2应该保持高电平，使转移下隔断的电荷在这两个电极之下积聚起来，为下一步的水平转移输出作准备。
4、实验与讨论
系统设计完成后，根据ccd的时序村注，经仿真调试可以产生出相应的驱动脉冲和偏置电压。但是由于系统的后续图像处理和传输部分还没有设计好，所以无法进行图像采集。该驱动电路的研制结果表明，采用现在芯片进行系统设计有它自身的好处，可以简化设计，而且调试简单、可扩展性也比较强。