cpld（complex programmable logic device）是一种数字逻辑设备，它通常被用来实现低密度、低功耗、快速响应的逻辑控制。与fpga（field programmable gate array）相比，cpld一般集成了更少的逻辑资源和ram，但拥有更简单的可编程架构。cpld和fpga在许多应用场景中都需要快速启动，因此，如何实现cpld对fpga从并快速加载的解决方案成为了很多电子工程师需要考虑的问题。
第一种解决方案是采用外围控制器。这种方案需要使用单独的芯片或微控制器来控制cpld和fpga之间的通信。控制器需要具备高效率和快速响应时间的特点，以便实现快速启动。
第二种解决方案是使用cpld本身作为控制器。这种方案无需另外的芯片或微控制器，而cpld本身就可以实现控制和通信的功能。cpld通过对fpga的jtag端口进行控制，实现了从并快速加载的过程。
第三种解决方案是使用fpga内部的pll（phase-lock loop）和dll（delay-lock loop），分别用于时钟锁定和延迟控制。通过控制pll和dll，可以实现fpga的快速启动。
第四种解决方案是扩展jtag通信协议。jtag是一种标准的通信协议，可以用于检测和调试数字逻辑电路。通过扩展jtag协议，可以实现更为高效的通信和控制，从而实现cpld对fpga从并快速加载。
这些解决方案各有优缺点，需要根据具体应用场景进行选择。在实际应用中，可以根据需求和成本考虑选用最合适的方案。无论采用哪种方案，都需要考虑到稳定性和可靠性，以确保系统的正常运行。