基本rs触发器可由两个“与非”门交叉连接而成，如下图所示。
q与是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。这种触发器有两种稳定状态：一个状态是q=1，=0，称为置位状态（“1”态）；另一个状态是q=0，=1，称为复位状态（“0”态）。相应的输入端分别称为直接置位端或直接置“1”端（）和直接复位端“0”端（）。
基本rs触发器输出与输入的逻辑关系。
1）=1，=0
所谓=1，就是将端保持高电位；而=0，就是在端加一个负脉冲。设触发器的初始状态为“1”态，即q=1，=0。这时“与非”门g2有一个输入端为“0”，其输出端变为“1”；而“与非”门g1的两个输入端全为“1”，其输出端q变为“0”。因此，在端加负脉冲后，触发器就由“1”态翻转为“0”态。如果它的初始态为“0”态，触发器仍保持“0”态不变。
2）=0， =1
设触发器的初始状态为“0”态，即q=0，=1。这是“与非”门g1有一个输入端为“0”，其输出端q变为“1”；而“与非”门g2的两个输入端全为“1”，其输出端变为“0”。因此，在端加负脉冲后，触发器就由“0”态翻转为“1”态。如果它的初始状态为“1”态，触发器人保持“1”太不变。
3）=1， =1
假如在（1）中由“0”变为“1”（即除去负脉冲），或在（2）中由“0”变为“1”，这样，==1，则触发器保持原状态不变。这就是它具有存储或记忆功能。
4）=0， =0
当端和端同时加负脉冲时，两个“与非”门输出端都为“1”，这就达不到q与的状态应该相反的逻辑要求。但当负脉冲除去后，触发器将由各种偶然因素决定其最终状态。因此这种情况在使用中应该禁止出现。
可知，基本rs触发其由两个稳定状态，它可以直接置位或复位，并具有存储或记忆的功能。在直接置位端加负脉冲（=0）即可置位，在直接复位端加负脉冲（=0）即可复位。负脉冲除去以后，直接置位端和复位端都处于“1”态高电平（平时固定接高电平），此时触发器保持原状态不变，实现存储或记忆功能。但是复脉冲不可同时加在直接置位端和直接复位端。基本rs触发器的状态表见下图（c）。
上图（b）是基本rs触发器的图形符号，途中输入端引线上靠近方框的小圆圈是表示触发器用负脉冲“0电平”来置位或复位,即低电平有效，故用和表示。
上面介绍的基本触发器是各种双稳态触发器的共同部分。一般触发器还有导引带你路（或称控制电路）部分，通过它把输入信号引导到基本触发器。下图是可控rs触发器的逻辑图，其中，“与非”门g1和g2构成基本触发器，“与非”门g3和g4构成导引电路。r和s是置“0”和置“1”信号的输入端。
c是时钟脉冲输入端。控制触发器的翻转时刻，它是一种控制命令。通过导引电路来实现时钟脉冲对输入端r和s的控制，故称为可控rs触发器。
和时直接复位和直接置位端，就是不经过时钟脉冲c的控制可以对基本触发器置“0”或“1”。一般用在工作之初，预先使触发器处于某一给定状态，在工作过程中不用它们。不用时让它们处于“1”态（高电平）。
触发器的输出状态与r,s端输入状态的关系列在上图的状态表中。表示时钟脉冲到来之前触发器的输出状态，表示时钟脉冲来到之后的状态。
工作过程：时钟脉冲（正脉冲）来到后，c端变为“1”,r和s的状态就起作用了。如果此时s=1,r=0,则g3门输出将变为“0”，向g1们送去一个置“1”负脉冲，触发器的输出端q将处于“1”态。如果此时s=0,r=1,则g4门将向g2门送置“0”负脉冲，q将处于“0”态。如果此时s=r=0，则g3门和g4门均保持“1”态，不向基本触发器送负脉冲；在这种情况下，时钟脉冲过去之后的新状态和时钟脉冲来到以前的状态一样。如果此时s=r=1，则g3和g4们都向基本触发器送负脉冲，使g1门和g2门输出端都为“1”，这违背了q于应该相反的逻辑要求。当时钟脉冲过去以后，g1门和g2门的输出端哪一个将处于“1”态是不定的，这种不正常情况应该避免出现。
上图是可控rs触发器的工作波形图，图中g3和g4是相应“与非”门g3和g4的输出端波形。
可控rs触发器的逻辑功能比基本触发器多一些，他不但可以实现记忆和存储，还具有计数功能。
如果将可控rs触发器的端联到s端，q端联到r端，在时钟脉冲端c加上计数脉冲，如图22.1.4所示。这样的触发器具有计数的功能，来一个计数脉冲技能翻转一次，翻转的次数等于脉冲的个数，所以可以用它来构成计数器。