ttl电路是晶体管-晶体管逻辑电路的简称。ttl逻辑门由若干晶体三极管、二极管和电阻组成。下面以典型ttl与非门为例对其结构和原理作简单介绍。 图0（a）是一个典型的ct54/74系列三输入ttl与非门电路，与其对应的逻辑符号如图3.7（b）所示。
图0 典型的ttl与非门电路及逻辑符号
（1）电路结构
图0（a）所示电路按虚线划分为三部分：第一部分由多发射极晶体管t1和电阻r1组成输入级，三个输入信号通过多发射极晶体管t1的发射结实现 “与”逻辑功能；第二部分由晶体管t2和电阻r2、r3组成中间级，由t2的集电极和发射极同时输出两个相位相反的信号分别控制t3和t5的工作状态；第三部分由晶体管t3、d4、t4和电阻r4组成推拉式输出级。输入端的d1、d2、d3用于限制输入端可能出现的负极性干扰信号，对晶体管t1起保护作用。
（2）工作原理
当电路输入端a、b、c全部接高电平（3.6v）时，t1的集电结、t2和t4的发射结导通，t3、d4截止。由于t2的发射极向t4提供足够的基极电流，使t4处于饱和导通状态，故输出电压vf≈0.3v，即“输入全高，输出为低”。通常将这种工作状态称为导通状态，该状态下的等效电路如图1（a）所示。
图1 ttl与非门导通和截至状态下的等校电路
当输入端a、b、c中至少有一个接低电平（0.3v）时， t1对应于输入端接低电平的发射结导通，使t1的基极电位近似1v。该电压不可能使t2和t4导通，所以t2、t4均截止。由于t2截止，电源vcc通过r2驱动t3和d4管，使之工作在导通状态，电路输出电压近似为3.6v，即“输入有低，输出为高”。通常将电路的这种工作状态称为截止状态，该状态下的等效电路如图1（b）所示。
综合上述，当输入a、b、c均为高电平时，输出为低电平；当a、b、c中至少有一个为低电平时，输出为高电平。假定高电平对应逻辑值“1”，低电平对应逻辑值“0”，则该电路实现了“与非”逻辑功能，即。