二进制数的减法运算规则：1－1＝0，0—1不够，向相邻高位借位，10－1＝1；
各触发器应满足两个条件：
每当cp有效触发沿到来时，触发器翻转一次，即用t′触发器。
控制触发器的cp端，只有当低位触发器q由0→1（上升沿）时，应向高位cp端输出一个借位信号（有效触发沿），高位触发器翻转，计数减1。
由jk触发器组成的4位二进制减法计数器:
① 逻辑图。如图所示.
ff3～ff0都为t′触发器，下降沿触发。
低位触发器由0→ 1（上升沿）时，应向高位cp端输出一个借位信号（有效触发沿），而触发器为下降沿触发，低位触发器应从端输出借位信号。
图 由jk触发器组成的4位异步二进制减法计数器电路图和工作波形
（a）逻辑图；（b）工作波形
计 数
顺 序
计 数 器 状 态
q3 q2 q1 q0
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
0 0 0 0
1 1 1 1
1 1 1 1
1 1 0 1
1 1 0 0
1 0 1 1
1 0 1 0
1 0 0 1
1 0 0 0
0 1 1 1
0 1 1 0
0 1 0 1
0 0 0 0
0 0 1 1
0 0 1 0
0 0 0 1
0 0 0 0
② 工作原理
异步置0端上输入负脉冲，使计数器的状态为q3q2q1q0＝0000，在减法计数过程中，为高电平。只要将二进制加法计数器中各触发器的输出由q端改为端后，则二进制加法计数器就变成二进制减法计数器
③计数状态顺序表
④工作波形：如图(b)所示.